基于DDS的标准信号源设计

摘要： 在测试系统设计过程中，经常要模拟多种信号对系统进行测试，传统的信号源已不能满足要求，提出以FPGA控制DDS和DAC的标准信号源系统总体设计框架，设计可以产生任意波形的信号源，并实现频率与相位可调，主要介绍信号源系统的工作原理、总体设计思想，并对系统进行调试，达到预期的要求。

关键词： DDS；标准；信号源

中图分类号：TN741 文献标识码：A 文章编号：1671－7597（2011）1110058－02

1 概述

随着数字技术的飞速发展，高精度大动态范围数字/模拟（D/A）转换器的出现和广泛应用，用数字控制方法从一个标准参考频率源产生多个频率信号的技术，即直接数字合成（DDS）技术异军突起。其主要优点有[1]：

1）频率转换快：DDS频率转换时间短，一般在纳秒级；2）分辨率高：大多数DDS可提供的频率分辨率在1Hz数量级，许多可达0.001Hz；3）频率合成范围宽；4）相位噪声低，信号纯度高；5）可控制相位：DDS可方便地控制输出信号的相位，在频率变换时也能保持相位联系；6）生成的正弦/余弦信号正交特性好等。

因此，利用DDS技术特别容易产生频率快速转换、分辨率高、相位可控的信号，这在电子测量、雷达系统、调频通信、电子对抗等领域具有十分广泛的应用前景[1]。

在70年代前，波形发生器主要有两类：正弦波和脉冲波，而函数发生器介于两类之间，能够提供正弦波、余弦波、方波、三角波等几种常用标准波形，产生其它波形时，需要采用复杂的电路和机电结合的方法。

模拟电路的漂移较大，输出波形幅度稳定性差，而且模拟器件构成的电路存在着尺寸大、价格贵、功耗大等缺点，并且要产生较为复杂的信号波形则电路结构非常复杂[2]。

在70年代以后，微处理器的出现，使得可以利用微处理器、A/D和D/A等硬软件使波形发生器的功能扩大，产生更加复杂的波形。

目前任意波形发生器主要是基于DDFS（直接数字频率合成）技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。

一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。

DDS问世之初，构成DDS元器件的速度的限制和数字化引起的噪声这两个主要缺点阻碍了DDS的发展与实际应用。近几年超高速数字电路的发展以及对DDS的深入研究，DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平[3]。随着这种频率合成技术的发展，现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。

2 DDS原理

DDS是从相位概念出发直接合成的所需波形的一种频率合成技术。DDS由相位累加器、加法器、波形储存ROM、D/A转换，低通滤波LPF构成[5]。其原理框图如图1所示：

图1DDS原理图

其中K为频率控制字、P为相位控制字、W为波形控制字、fc为参考时钟频率、N为相位累加器的字长、D为ROM数据位及D/A转换器的字长。相位累加器在时钟fc的控制下以步长K作累加，输出的N位二进制码与相位控制字P、波形控制字W相加后作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出D位的幅度码S（n），经D/A转换成阶梯波形S（t），再经过低通滤波器平滑后就可以得到解决合成的信号波形[4]。合成的信号波形形状取决于波形ROM中存放的幅度码，因此用DDS可以产生任意波形。

3 信号源设计

整个系统是由下列模块来实现（如图2所示）：

图2系统框图

1）实时数据数码管显示电路：该电路作用是将输出波形的频率显示在八个数码管上，同时方便对频率的调节。

2）按键输入部分是由按键开关组成，作用是调节输出的频率大小、改变输出波形的相位和选择输出波形；电压调节是通过调节电位器来实现输出电压大小调节。

3）时钟电路为FPGA及DDS工作提供系统时钟，这里采用40MHz有源晶振为系统提供稳定的时钟。

4）FPGA是系统的控制中心，完成输输入转换、输出显示译码、控制DDS及多路开关，本系统采用了Xilinx Spartan-IIE系列FPGA芯片XC2S50E作为控制核心。

5）DDS部分是产生波形信号的核心，使用Analog Devices公司的DDS芯片AD9851来完成波形的发生。

6）功率放大部分是对DDS输出波形的电压进行放大，提高其带负载的能力，这里采用高带宽＋5V单电源供电运放AD8605两极放大实现。

DDS模块是信号波形产生的核心，DDS模块根据FPGA发送的指令，实现频率改变、相位调节。DDS模块采用DDS芯片AD9851，其数据传输模式为并行方式，外围配置电路采用其芯片资料应用的时钟发生器的典型接法（如下图3所示）。

图3DDS典型应用电路

8位的并行数据，两根控制信号线W_CLK和FQ_UP都来自FPGA。DDS信号电流互补输出端子IOUT和IOUTB的电流与Rset的关系为Iout=39.3/Rset（mA），按照典型应用的接法，DDS产生的正弦波的峰峰值为1V，该信号带负载的能力极差，必须缓冲放大后使用。并且在这种接法下，将DDS正弦波的输出又送回到了DDS比较器的输入端，这样一来，在比较器的输出端将得到与输出正弦波同频率的方波信号[5]。如果调节比较器的反向输入端的电平，输出方波的占空比也将变化。

由于DDS输出的波形不仅仅含有我们需要的频率波，还包含了该频率波的谐波分量，因此，要得到纯净的频率波形，还需要在输出上进行低通滤波。考虑到椭圆滤波器幅值响应在通带和阻带内都是等波纹的，对于给定的阶数和给定的波纹要求，椭圆滤波器能获得较其它滤波器为窄的过渡带宽，因此在这里使用了7阶椭圆滤波器为输出的正弦波滤波[6]。

DDS要稳定地输出一定频率的信号，那么为它提供的时钟信号也必须是稳定的。在这里，直接使用了40MHz的有源晶振为其提供时钟。DDS以此信号为系统时钟，完成从数字频率控制字到对应的模拟波形信号的转换。DDS与FPGA接口如图4所示。



图4DDS与FPGA接口

FPGA控制流程详见图5。

图5FPGA控制流程

4 测试结果

电路和综合调试即是软硬结合调试，在保证硬件电路能够正常工作的条件下，将软件程序下载到FPGA中，然后检查各个部分的功能，看是否与软件仿真一致。要达到理想的效果，必须多次修改程序，有时甚至需要更改硬件元件。在调试过程中曾遇到LED数码管乱码显示的问题，经测试，是软件在译码时将段值取反了，修改程序后，LED得到了正常显示。同时，LED显示抖动现象是由于时钟扫描速度过慢，经多次改变分频计数器后，达到了满意的效果。在对DDS设计时采用的是20MHz晶振，DDS需要对时钟进行6倍频输出，但是由于实际条件的限制，给DDS的晶振为40MHz，如果再6倍频便会超出DDS芯片上限频率180MHz的要求。因此将DDS开启6倍频的管脚由原来上拉为高改成由FPGA的I/O口控制，硬件连接上只能走飞线。经过多次程序的改动，最终在示波器上得到了正确的频率波。如下图6：

图6低频正弦波

5 结论

由于AD9851只能产生正弦波和方波，那么其它波形只能让FPGA和DA转换来实现，于是系统总体框架用FPGA控制DDS和DAC实现任意波形产生。本波形发生器多以软件为主，实质是采用微处理器对DAC进行程序控制，得到各种简单的波形。提出了一种直接基于FPGA和DDS芯片AD9851的信号源的设计方法。它通过FPGA控制DDS并直接向DDS发送频率控制字，产生常见的正弦波、方波，并实现了频率与相位可调。

参考文献：

[1]穆晓华、徐军，DDS芯片AD9956及其运用，四川成都：电子科技大学物理电子学院，2007.

[2]Amir M.Sodagar,G.Roientan Lahiji,Ali Azarpeyvand.Reduced-Memory Direct Digital Frequency Synthesizer Using Parabolic Initial Guess.Analog Integrated Circuits and Signal Processing,2003,34:89-96.

[3]顾军，基于DDS的复杂信号模拟设计，蚌埠：中国电子科技集团公司第41研究所，2006.

[4]王秋生、王祁、孙圣和，基于FPGA的DDS调频信号的研究与实现，21IC中国电子网：仪器仪表学报，1996.

[5]褚振勇、齐亮、田红心、高楷娟，FPGA设计及应用第二版，西安：西安电子科技大学出版社，2006.

[6]王安蓉，DDS和可重组调制技术的原理和实现[J].测控技术，2005.

推荐访问:信号源 标准 设计 DDS